【摘要】设计了一种应用于8 位100 MHz 采样频率流水线ADC 的采样保持电路。采用电容翻转的主体结构及下级板采样技术,设计了使用共源共栅密勒补偿的两级运放。在不影响性能的前提下提出对传统栅压自举采样开关的改进方案,减小了栅压自举开关的面积。该采样保持电路采用CSMC0.18 μm CMOS 工艺,1.8 V 电源电压进行设计。Spectre 仿真并使用Matlab 分析输出动态特性表明,电路达到了74.7 dB 的无杂散动态范围(SFDR),信纳比(SINAD)为60.8 dB。
【关键词】
《人民长江》 2015-11-19
《电子与封装》 2015-11-19
《电子与封装》 2015-11-19
《党政视野》 2015-11-19
《商业文化》 2015-11-20
《商业文化》 2015-11-20
《商业文化》 2015-11-20
《商业文化》 2015-11-19
Copyright © 2013-2016 ZJHJ Corporation,All Rights Reserved
发表评论
登录后发表评论 (已发布 0条)点亮你的头像 秀出你的观点